Chapter1 逻辑门

逻辑门 Logic Gates

  • 单输入逻辑门

    单输入逻辑门

  • 两输入逻辑门

    两输入逻辑门

    两输入逻辑门

  • 多输入逻辑门

    多输入逻辑门

逻辑电平 Logic Levels

  • 通过离散电压代表1和0

    For example:

    ​ 0 = ground(GND) or 0 volts

    ​ 1 = VDD or 5 volts

    Questions:

    What about 4.99 volts ? Is that a 0 or a 1 ?

    What about 3.2 volts ?

  • ground(GND)为接地电压;

  • VDD为电源电压。

噪声

  • 任何使得信号衰减的事物都是噪声

  • 例如电源供电时耦合到传输线中的阻抗等就是噪声;

  • 实例:一个驱动门输出电压为5V,但因为输出线上存在阻抗,接受端收到的电压只有4.5V

    噪声实例

静态约束

  • 对于有效的逻辑输入,所有的电路单元都必须产生有效的逻辑输出;
  • 只能使用有限的电压范围来表示离散的数值1和0。

噪声容限

噪声容限

直流传输特性

  • 理想情况与实际情况对比

  • 直流传输特性

    直流传输特性

逻辑电平系列

Logic Family VDD VIL VIH VOL VOH
TTL 5(4.75-5.25) 0.8 2.0 0.4 2.4
CMOS 5(4.5-6) 1.35 3.15 0.33 3.84
LVTTL 3.3(3-3.6) 0.8 2.0 0.4 2.4
LVCMOS 3.3(3-3.6) 0.9 1.8 0.36 2.7

CMOS晶体管

Robert Noyce

在硅和锗晶体中,原子之间靠的很近,分属于每个原子的价电子受到相邻原子的影响,而使价电子为两个原子所共有,每个原子与其相邻的原子之间形成共价键,共用一对价电子。

硅和锗的共价键结构

  • 形成共价键后,每个原子的最外层电子是八个,构成稳定结构;
  • 共价键有很强的结合力,使原子规则排列,形成晶体;
  • 共价键中的两个电子被紧紧束缚在共价键中,称为束缚电子,常温下束缚电子很难脱离共价键成为自由电子,因此本征半导体中的自由电子很少,所以本征半导体的导电能力很弱。

N型半导体

N型半导体

P型半导体

P型半导体

PN结的形成

在同一片半导体基片上,分别制造P型半导体和N型半导体,经过载流子的扩散,在它们的交界面处就形成了PN结。

PN结处载流子的运动

PN结处载流子的运动

PN结的单向导电性

PN结的单向导电性

PN结反向偏置

PN结反向偏置

半导体二极管的开关特性

半导体二极管的开关特性

MOS晶体管

MOS晶体管

nMOS晶体管

nMOS晶体管

pMOS晶体管

pMOS晶体管

CMOS晶体管功能

CMOS晶体管功能

晶体管功能

  • nMOS能很好的导通低电平0,因此源极接地GND;
  • pMOS能很好的导通高电平1,因此源极接电源VDD

晶体管功能

CMOS非门

CMOS非门

A P1 N1 Y
0 ON OFF 1
1 OFF ON 0

CMOS与非门

CMOS与非门

晶体管功耗

功耗=单位时间消耗的能量

  • 动态功耗;
  • 静态功耗。

动态功耗

  • 对栅极电容进行充电所耗费的能量
    • 对电容充电到电压VDD所耗费的能量为CVDD
    • 当晶体管以频率f来工作,充电的频率为f/2,放电的频率也为f/2;
    • 但放电的过程不需要耗费能量,因此同台功耗计算如下:
  • 动态功耗:Pdynamic=1/2 CVDD2f

静态功耗

  • 当系统处于空闲状态时,晶体管处于截至状态,但仍然会泄露少量电流,因此会产生静态功耗。静态功耗由电源和地之间的漏电流IDD产生,正比于漏电流。
  • 计算公式如下:
  • Pstatic=IDDVDD

功耗计算实例

功耗计算实例